PCB SOFT / Cadence Allegro

Allegro поставляется в виде базовой лицензии и набора дополнительных опций, которые являются «надстройкой» над базовой лицензией и обеспечивают более мощный специализированный функционал для различных применений.
  • ВендорPCB SOFT
  • ПродуктПрограммное обеспечение
  • ТипИнженерный софт, САПР и ГИС
  • ПрименениеДля бизнеса

Преимущества Cadence Allegro и OrCAD:

  • Стабильность и безошибочность работы программы

  • Масштабируемость от недорогого OrCAD до мощных опций Allegro

  • Огромный выбор референс-дизайнов и библиотек в формате Allegro

  • Моделирование на высшем уровне, интеграция с PSpice и Sigrity

  • Удобный табличный редактор правил Constraint Manager

  • Высокая эффективность при работе со сложными платами

Почему разработчики выбирают Cadence Allegro?

   Схемный редактор, совместимый с OrCAD, и возможность качественного импорта схем, плат и библиотек из P-CAD, вкупе с простым и дружественным интерфейсом, делают Cadence Allegro наилучшим вариантом для постепенного «бесшовного» перехода на новые технологии. Встроенные в Allegro отчеты дают возможность вывода КД по ЕСКД прямо из САПР.

   Удобная связь между схемным редактором и редактором печатных плат позволяет вам «перетащить» компонент со схемы на плату при размещении, выделить компонент на схеме и увидеть его на плате, выделить вывод или цепь на плате и увидеть его на схеме. Функционал единой библиотеки компонентов предприятия снижает число ошибок, связанных с человеческим фактором.

   Вы можете воспользоваться широчайшим набором библиотечных компонентов не только из стандартной поставки, но и из таких Интернет-порталов, как DigiKey, ActiveParts. Полученные компоненты можно установить на схему непосредственно из Интернета, а затем можно скорректировать их и сохранить в единую библиотеку ЭРИ предприятия.

   Мощный функционал ручной трассировки позволяет вам мгновенно прокладывать одиночные сигналы, дифф.пары, шины и просто сгруппированные наборы связей. Система выравнивания длин сигналов эффективно обеспечивает все современные требования к трассировке скоростных интерфейсов типа PCIe, Ethernet, HDMI, DDR (T-соединения, Fly-By) и др.

   Полная интеграция с библиотеками компонентов предприятия, PDM-системами (SolidWorks EPDM, Windchill, TeamCenter и др.), с механическими САПР (Компас 3D, SolidWorks, Creo и др.), возможность импорта и экспорта STEP-моделей компонентов, корпуса и печатного узла делают Cadence Allegro идеальным решением для крупных предприятий – разработчиков сложной электроники.​

   Сравнение с другими, более простыми САПР

   Вот что говорят разработчики после перехода на Allegro:

  • Эта система гораздо стабильнее - а те САПР, в которых мы работали раньше, постоянно зависали или вылетали на сложных проектах

  • Табличный редактор правил гораздо удобнее и проще в работе, чем правила в виде "выражений", к тому же гораздо мощнее.

  • Он-лайн проверки совершенно не тормозят работу САПР - а раньше нам приходилось их отключать или минимизировать их количество, а выполнять финальную DRC-проверку было так долго.

  • Встроенный расчет импеданса и структуры слоев очень полезен - это отличает Allegro от других САПР.

  • В Allegro нет такой проблемы, как "неполное подсоединение линий к площадкам". Это значит, что мои правила по длине цепей всегда будут выполняться корректно.

  • В отличие от других САПР, где старые ошибки не исправляются и плодятся новые, в Allegro мы видим появление нового функционала и тщательную работу по исправлению замеченных ошибок каждый квартал.

  • Очень удобно постоянно открытое окно опций текущей команды, фильтра выбора объектов и управления видимостью слоев - в отличие от других САПР, где надо постоянно рыться в меню и окошках.

  • В Allegro замечательные возможности по настройке горячих клавиш и функций управления мышью "под себя".

  • При работе с очень большими проектами, в отличие от других САПР, система не рушится и не тормозит.

  • Потрясающе работает функция размножения фрагментов (повторяющихся узлов) - никогда не сбоит, и не требует создания иерархических схем.

  • В Allegro встроена мощная система предтопологического анализа целостности сигналов, с высокой достоверностью результатов, и ее действительно можно и нужно использовать для работы.

  • Система аналого-цифрового моделирования PSPICE - лучшее решение, особенно с функцией Advanced Analysis и построением поведенческих моделей на языке Си++.

  • Очень хорошая русскоязычная поддержка и обучение.

  • Возможность качественного импорта старых проектов из P-CAD, Altium, PADS.

  • Потрясающая по удобству и качеству система работы с полигонами - позволяет класть от 50 до 100 полигонов в день без особых усилий - и не тормозит. Причем задание свойств полигонам, выводам, отверстиям - все делается на лету и очень быстро. Полигоны мгновенно динамически обновляются при всех операциях редактирования топологии.

  • Поддержка Linux - также важная особенность.

  • Масштабируемость решения и плавающие лицензии позволяют получить оптимальную цену рабочего места - от 150 тысяч рублей, с чем не может сравниться ни одна конкурирующая система.

  • Продвинутые опции, такие как High Speed, Team Design - предлагают такой функционал, которого в принципе нет у других, более простых САПР, например, контроль задержжек внутри микросхем, задержка в переходном отверстии, автоматическое выравнивание длины сигналов DDR, авто-выравнивание фазы в дифф.паре с динамическим отслеживанием рассогласований.​

Описание Cadence Allegro:

 Схемный редактор Allegro Design Entry Capture CIS - преимущества​

  • Совместимость с распространенным редактором OrCAD Capture​

  • Возможность импорта схем из PCAD и Altium

  • Возможность вывода документации по ЕСКД

  • Огромная библиотека стандартных символов (более 44000)

  • Он-лайн библиотека компонентов (более 15 миллионов)

  • Он-лайн магазин приложений, IBIS-моделей, SPICE-моделей и библиотек

  • Возможность просмотра посадочного места компонента

  • Печать схем в интеллектуальный PDF с удобной навигацией

  • Задание и одновременная авто-прокладка групп сигналов

  • Одновременное авто-подключение шин

  • Задание «комнат» для дальнейшей трассировки

  • Автоматизированная прокладка связей на схеме

  • Мощный язык скриптов Tcl/Tk для написания подпрограмм

  • Он-лайн проверка схем DRC, включая пользовательские правила

  • Обратное и прямое аннотирование (обмен выводов или элементов)

  • Перекрестная связь с редактором печатных плат (выбор и выделение)

  • Импорт и экспорт таблиц выводов ПЛИС при создании символа

  • Управление «вариантами исполнения» в схеме

  • Удобный механизм визуальной проверки многостраничных схем

Система управления библиотекой Component Information System (Capture CIS)

  • Встроенная в схемный редактор база данных компонентов

  • Функционал единой базы компонентов предприятия

  • Интеграция с PDM-системами: SolidWorks EPDM, Windchill,
    T-Flex, Search и т.д.

  • Интерфейс к реляционным базам ЭРИ (SQL, MS Access, Excel)

  • Возможность параметрического поиска нужных компонентов

  • Управление «применимостью» ЭРИ, контроль доступа к базе

  • Возможность подключения 3D-моделей и datasheet на ЭРИ

  • Поиск ЭРИ в каталогах DigiKey, Mouser и др. из редактора схем

   Редактор условно-графических обозначений символов (УГО)

  • Возможность извлечь из схемы и откорректировать символ

  • Возможность создания УГО из таблицы Excel или datasheet

   Редактор посадочных мест компонентов

  • Удобный и мощный «мастер» создания компонентов

  • Возможность создания площадок произвольной формы

  • Утилита авто-создания компонентов по IPC-7351

   Редактор печатных плат (Allegro PCB Designer), возможности базовой лицензии

  • Импорт из PCAD, Altium и других САПР

  • Импорт конструктива ПП из DXF, IDF или STEP

  • Редактор стека слоев, калькулятор импеданса

  • Полупрозрачное отображение слоев

  • Индикация имени цепи на проводнике, полигоне и выводе

  • Возможность работы с платой в «зеркальном» отображении

  • Размещение групп компонентов выбором прямо из схемы

  • Авто-выравнивание групп компонентов

  • Полная поддержка трассировки дифференциальных пар

  • Автоматическое создание «Fan-out»

  • Автоматическая «доводка» связей

  • Использовать формулы для задания правил выравнивания по длине

  • Электрические правила и ограничения
    (ECSet - отражения, задержки, перекрестные помехи)

  • Учет задержек в переходных отверстиях

  • Учет разбега задержек внутри микросхем

  • Авто-размещение групп отверстий вдоль трасс

  • Контроль прохождения проводников над прорезями в полигонах

  • Возможность применения обратной сверловки

  • Авто-подрезка, расталкивание, перескок при трассировке

  • Удобная подсистема прорисовки плана трассировки

  • Автоматическое создание и авто-выравнивание маркировки

  • Быстрый экспорт гербер-файлов, DXF и ODB++

  • Импорт 3D моделей компонентов STEP и IDF

  • Трассировка группами сигналов

  • Трассировка T-разветвлений и Fly-By для DDR

  • Полуавтоматическое выравнивание длин сигналов DDR и др.

  • Авто-мультиплицирование фрагментов трассировки

  • Динамические полигоны с авто-обновлением

  • «Капельки» на площадках с обеспечением DRC

  • Авто-размещение массивов переходных отверстий

  • Создание проектов и спецификаций с «вариантами исполнения»

Уникальные возможности Cadence Allegro PCB Editor:​

   Учет задержки распространения в переходных отверстиях

Редактор учитывает задержку распространения по оси Z, в переходных отверстиях, повышая точность выравнивания задержки распространения сигналов.

   Учет разной задержки сигналов внутри микросхем

САПР учитывает разные задержки сигналов внутри микросхемы, повышая точность выравнивания длин. Задержки внутри микросхемы могут быть заданы в табличном виде или импортированы из текстового файла.​

   Поиск вырезов в полигонах под скоростными трассами

САПР обнаруживает некорректное прохождение сигнала над вырезами в полигоне (что может служить причиной искажений сигнала).​

   Смещенная трассировка

Это весьма актуальная функция для сигналов частотой выше 2 ГГц - решить проблему отклонения импеданса трассы при ее прохождении над нитями стекловолокна в диэлектрике. Это позволяет за счет трассировки под неортогональным углом усреднить влияние структуры диэлектрика на качество сигнала.​

   Обратная сверловка

САПР поддерживает технологию обратной сверловки (Back Drilling) для улучшения качества скоростных сигналов.​

   Равномерное распределение трасс

Allegro PCB Editor может автоматически распределять сегменты трасс равномерно, чтобы уменьшить перекрестные помехи от «соседей».​

   Система управления ограничениями и правилами DRC (Constraint Manager)

  • Задание правил и ограничений через удобную таблицу

  • Физические ограничения DRC (проводники, зазоры, ограничения
    по длине и др.)

  • Он-лайн проверки DRC, обеспечение выполнения правил

  • Возможность подсветки нарушений DRC

  • Возможность задания правил и ограничений в регионах

  • Правила проектирования «для производства» (DFM, DFA)

  • Проверка DRC по высоте компонентов, радиаторов и корпуса

  • Возможность задать мин. и макс. длину цепи

  • Ограничение макс. количества переходных отверстий цепи

  • Продвинутые проверки DRC, такие как «оголенная медь» итд.

   Автотрассировщик Specctra

  • Трассировка одновременно в 6 слоях МПП

  • Полный учет заданных правил и ограничений DRC​​

Опция трассировки скоростных плат

High Speed Option

   Опция Allegro High Speed Option содержит все необходимые дополнительные функции для трассировки высокоскоростных цифровых печатных плат.​

   Для проектов с частотами сигналов выше 300 МГц (содержащих интерфейсы PCI Express, DDR2/3/4, GHz Ethernet, GTX и др.) крайне важно учитывать все факторы, влияющие на качество сигнала на печатной плате. Конструктору печатной платы нужен инструмент, который не только позволит эффективно выравнивать длины групп сигналов на плате, но и даст ему следующие возможности:​

  • Динамическое выравнивание фазы сигнала по всей цепи для снижения искажений

  • Полуавтоматическое выравнивание длины шин DDR

  • Создание и размещение структур  из переходных отверстий,
    использование их в роли фанаутов

  • Использование структур переходных отверстий на диф. парах
    с авторазмещением отверстий для обратного тока

 

   Автоматическое выравнивание задержек


Allegro теперь более быстро и качественно автоматически выполняет выравнивание задержек. Эта функция чрезвычайно полезна, т.к. количество линий на печатной плате, требующих выравнивания длины, растет и может уже составлять на типовой многослойной плате от нескольких десятков до нескольких сотен штук. Редактор автоматически выравнивает длину выбранных интерактивно трасс в соответствии с заданными правилами.

 

    Динамический контроль фазы сигнала


Allegro позволяет динамически выравнивать фазу сигнала по всей длине цепи, что крайне важно для снижения искажений. Причем редактор позволяет выделить именно тот фрагмент трассы, на котором произошло рассогласование фазы, и выравнивать фазу локально.​

Командная работа над проектом
Symphony Team Design Option​

   Для увеличения скорости выполнения проекта можно с помощью новой опции Symphony Team Design организовать совместную работу нескольких специалистов, это можно сделать либо в виде разбиения платы на части, которые "рассылаются" инженерам для трассировки, а потом собираются вместе в одном проекте, либо можно организовать онлайн работу в одном проекте, когда каждый видит действия других участников через сеть.

   Опция включает в себя следующие возможности

  • Разделение печатной платы на зоны по слоям

  • Разделение печатной платы на зоны по областям

  • Групповая трассировка печатной платы

  • Удобная панель управления проектом

  • Мягкие границы между зонами

  • Управление классами цепей в зонах

  • Просмотр действий других пользователей

Автоматизация трассировки

Design Planning

   Инструменты опции Design Planning позволяют автоматизировать планирование и трассировку, и могут оказаться очень полезными для работы со сложными проектами имеющими большое количество сигнальных шин и микросхемы с возможностью свапирования.
   Вы сможете на этапе размещения проложить виртуальные каналы
для проводников, чтобы заранее оценить выполнимость трассировки. Ширина канала отображает реально необходимое место для прокладки всех проводников в нем с учётом зазоров. С ними проще пользоваться командами автоматического свапирования, так как они будут учитывать ориентацию проводников, то, с какой стороны они подводятся к микросхеме. После этого заметно увеличивается результативность автоматической трассировки. Проводники прокладываются более упорядоченно с меньшим количеством переходных отверстий.

   Опция включает в себя следующие возможности

  • Возможность анализа осуществимости трассировки

  • Прорисовка топологического плана трассировки

  • Авто-генерация топологии проводников по плану​

   Опция оптимизации выводов ПЛИС
   FPGA System Planner

   Планировщик ПЛИС Allegro FPGA System Planner автоматизирует сложные процессы создания УГО ПЛИС, определения эквивалентных выводов, свапирования выводов и блоков, и за счет этого значительно упрощает и ускоряет разработку печатных плат.​

   Конструирование печатной платы на ПЛИС, имеющих более 2000 контактов ввода-вывода, для выполнения вручную является слишком сложным. Для завершения проекта на ПЛИС требуется постоянное общение между разработчиками логики, разработчиками системы
и разработчиками платы. В целом, это общение является рутинным
и даже избыточным. И именно ПЛИС, вследствие огромного числа многомерных правил ввода-вывода, делают процесс общения таким сложным. Эти проблемы могут быть решены за счет применения планировщика ПЛИС, автоматизирующего все эти сложные процессы.
В результате, разработка печатных плат для ПЛИС значительно упрощается и ускоряется.

   Планировщик ПЛИС полностью автоматизирует процессы связывания контактов ПЛИС с другими компонентами, генерации схем и разводки межсоединений, при этом для всех этих процессов соблюдаются следующие ограничения:

  • Логические ограничения – разводка контактов должна удовлетворять требованиям протокола соответствующего интерфейса. Например, для шин, синхронных с источником, для успешного захвата данных требуется, чтобы
    и данные, и соответствующие сигналы синхронизации были правильно выведены на контакты.

  • Электрические ограничения связаны с DRC ввода-вывода ПЛИС. ПЛИС имеют сложную структуру банков и детализированный набор соответствующих правил. Для того, чтобы банк стало возможно использовать для интерфейса, должны быть заданы стандартные электрические сигналы этого интерфейса.

  • Физические ограничения, связанные с расположением на плате различных устройств. Контакты должны быть выбраны так, чтобы свести к минимуму пересечения проводников и число слоев, требуемых для разводки платы. 

 

   Функционал опции FPGA System Planner

  • Учет логических, электрических и физических ограничений

  • Авто-подбор и оптимальный обмен выводов ПЛИС

  • Авто-генерация символов УГО для ПЛИС

  • Минимизация пересечений сигналов при трассировке

  • Библиотека точных и проверенных моделей ПЛИС, которые содержат электрические и правила назначения выводов.

 

   Опция проектирования СВЧ-плат
   Analog/RF Option​

   Опция Analog/RF предоставляет мощный и гибкий набор инструментов для ручного и автоматического размещения, трассировки, и редактирования СВЧ-топологии и аналоговых сигналов на печатных платах, как дополнение, встраиваемое в стандартный редактор Allegro PCB Editor. 

   Так как опция RF поддерживает параметризованные топологические СВЧ-элементы, она предоставляет очень простой механизм для создания, размещения и соединения СВЧ-элементов на плате. Она позволяет легко трассировать полосковые и микрополосковые линии с различными вариантами поворотов, такими как «оптимально скошенный» СВЧ-поворот, скругленный или прямоугольный поворот. Также она позволяет напрямую соединить две точки СВЧ-трассой или меандром с заданными свойствами.

 

   Другие функции для трассировки СВЧ-плат включают: 

  • Перемещение, поворот, отражение, копирование выбранных СВЧ-компонентов или групп объектов (полигоны, линии, топологические элементы, переходные отверстия) 

  • Групповое копирование, отражение, вращение СВЧ-компонентов или наборов 

  • Перенос СВЧ-компонентов или их групп со слоя на слой 

  • Изменение СВЧ-параметров объектов и автоматическая регенерация их формы в соответствии с новыми параметрами 

  • Вставка библиотечных СВЧ-компонентов во время трассировки 

  • Электрические вычисления и индикация параметров СВЧ-трассы 

  • Создание собственных топологических СВЧ-элементов 

  • Конвертация СВЧ-элементов в полигоны 

  • Конвертация трасс редактора Allegro (проводников) в полосковые линии передачи 

  • Срезание фаски на углах СВЧ-трасс 

  • Индикация и модификация значений переменных и выражений 

  • Быстрое размножение СВЧ-фрагментов, включая зеркальное отражение для симметричных/балансных цепей​

   Платы высокой плотности
   Miniaturization Option

   Данная опция дает дополнительные возможности при проектировании плат с микроотверстиями (слепыми, глухими) и встраиваемыми компонентами. Позволяет использовать при проектировании полости внутри платы и вертикально расположенные компоненты. Добавляет наборы правил учитывающих нюансы изготовления перечисленных элементов.

   Опция включает в себя следующие возможности

  • Встроенные компоненты во внутренних слоях

  • Наборы микроотверстий - установка на плату одним кликом

  • Правила для плат HDI - полный набор производственных проверок